SAK-TC277TP-64F200N Chip Vi Điều Khiển Dc AURIX Ic 32-Bit Tri-Core 200MHz 4MB 4M X 8 FLASH PG-LFBGA-292-6

SAK-TC277TP-64F200N Vi điều khiển TriCore™ AURIX™ IC 32-bit Tri-Core 200MHz 4MB (4M x 8) FLASH PG-LFBGA-292-6

Bảng dữliệu:SAK-TC277TP-64F200N

Tóm tắt tính năng

Dòng sản phẩm TC27x có các tính năng sau:

• Bộ vi điều khiển hiệu suất cao với ba lõi CPU

• Hai CPU TriCore siêu vô hướng 32 bit (TC1.6P), mỗi bộ có các tính năng sau:

– Hiệu suất thời gian thực vượt trội

– Xử lý bit mạnh

– Khả năng DSP tích hợp đầy đủ

– Đơn vị tích lũy nhân có thể duy trì 2 hoạt động MAC mỗi chu kỳ

– Đơn vị dấu chấm động hoàn toàn (FPU)

– hoạt động lên đến 200 MHz ở dải nhiệt độ đầy đủ

– lên đến 120 Kbyte Data Scratch-Pad RAM (DSPR)

– RAM Scratch-Pad hướng dẫn lên đến 32 Kbyte (PSPR)

– Bộ đệm hướng dẫn 16 Kbyte (ICACHE)

– Bộ nhớ đệm dữ liệu 8 Kbyte (DCACHE)

• CPU TriCore vô hướng tiết kiệm năng lượng (TC1.6E), có các tính năng sau:

– Tương thích mã nhị phân với TC1.6P

– hoạt động lên đến 200 MHz ở dải nhiệt độ đầy đủ

– lên đến 112 Kbyte Data Scratch-Pad RAM (DSPR)

– RAM Scratch-Pad hướng dẫn lên đến 24 Kbyte (PSPR)

– Bộ nhớ cache hướng dẫn 8 Kbyte (ICACHE)

– Bộ đệm đọc dữ liệu 0,125Kbyte (DRB)

• Lõi bóng được khóa cho một TC1.6P và cho TC1.6E

• Nhiều bộ nhớ trên chip

– Tất cả NVM và SRAM nhúng đều được bảo vệ ECC

– lên đến 4 Mbyte Bộ nhớ Flash Chương trình (PFLASH)

– Bộ nhớ flash dữ liệu lên tới 384 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM

– Bộ nhớ 32 Kbyte (LMU)

– ROM khởi động (BROM)

• Bộ điều khiển DMA 64 kênh với khả năng truyền dữ liệu an toàn

• Hệ thống ngắt tinh vi (được bảo vệ bởi ECC)

• Cấu trúc bus on-chip hiệu năng cao

– 64-bit Cross Bar Interconnect (SRI) cho phép truy cập song song nhanh chóng giữa các bus master, CPU và bộ nhớ

– 32-bit System Peripheral Bus (SPB) cho các thiết bị ngoại vi và chức năng trên chip

– Cầu một bus (SFI Bridge)

• Mô-đun bảo mật phần cứng tùy chọn (HSM) trên một số biến thể

• Đơn vị Quản lý An toàn (SMU) xử lý các cảnh báo giám sát an toàn

• Đơn vị Kiểm tra Bộ nhớ với các chức năng ECC, Khởi tạo Bộ nhớ và MBIST (MTU)

• Màn hình I/O phần cứng (IOM) để kiểm tra I/O kỹ thuật số

• Thiết bị ngoại vi trên chip linh hoạt

– Bốn kênh nối tiếp không đồng bộ/đồng bộ (ASCLIN) có hỗ trợ LIN phần cứng (V1.3, V2.0, V2.1 và J2602) lên đến 50 MBaud

– Bốn Kênh Giao diện SPI xếp hàng (QSPI) với khả năng chính và phụ lên đến 50 Mbit/s

– Liên kết nối tiếp tốc độ cao (HSSL) để liên lạc giữa các bộ xử lý nối tiếp lên đến 320 Mbit/s

– Hai giao diện Micro Second Bus nối tiếp (MSC) để mở rộng cổng nối tiếp sang các thiết bị nguồn bên ngoài

– Một Mô-đun MultiCAN+ với 4 nút CAN và 256 đối tượng thông báo có thể gán miễn phí để xử lý dữ liệu hiệu quả cao thông qua bộ đệm FIFO và truyền dữ liệu cổng

– 10 kênh Single Edge Nibble Transmission (SENT) để kết nối với các cảm biến

– Một mô-đun FlexRayTM với 2 kênh (E-Ray) hỗ trợ V2.1

– Một Mô-đun hẹn giờ chung (GTM) cung cấp một bộ chức năng hẹn giờ và lọc tín hiệu kỹ thuật số mạnh mẽ để thực hiện quản lý Đầu vào/Đầu ra tự động và phức tạp

– Mô-đun One Capture/So sánh 6 (Hai nhân CCU60 và CCU61)

– Một bộ hẹn giờ 12 mục đích chung (GPT120)

– Giao diện cảm biến ngoại vi ba kênh phù hợp với V1.3 (PSI5)

– Giao diện cảm biến ngoại vi với PHY nối tiếp (PSI5-S)

– Giao diện bus mạch tích hợp liên kết (I2C) tùy chọn phù hợp với V2.1

– MAC Ethernet IEEE802.3 tùy chọn với giao diện RMII và MII (ETH)

• ADC xấp xỉ liên tiếp linh hoạt (VADC)

– Cụm 8 nhân ADC độc lập

– Dải điện áp đầu vào từ 0 V đến 5,5V (cung cấp ADC)

• ADC Delta-Sigma (DSADC) – Sáu kênh

• Các cổng I/O có thể lập trình kỹ thuật số

• Hỗ trợ gỡ lỗi trên chip cho OCDS Cấp 1 (CPU, DMA, Bus trên chip)

• gỡ lỗi đa lõi, theo dõi thời gian thực và hiệu chuẩn

• Giao diện JTAG (IEEE 1149.1) hoặc DAP (Cổng truy cập thiết bị) bốn/năm dây

• Hệ thống quản lý năng lượng và bộ điều chỉnh trên chip

• Khối tạo xung nhịp với PLL hệ thống và PLL Flexray

• Ổn áp nhúng

Hình ảnh dữ liệu: